请教PLL Loop synthesizer的噪声贡献

时间：12-12 整理：3721RD 点击：

请问带sigma-delta modulator作loop divider的frac-N PLL,VCO频率增大, 那么sigma-delta modulator等效至PLL输出的噪声和RMS jitter是怎样变化的?
谢谢

这真是个开放式的问题。频率增加意味着分频比增加，PLL带宽应该略有减少
那么对SDM的噪声的抑制应该大一点。当然VCO频率的变化应该还会带来Kvco的变化
jitter是相噪积分再除以频率，分母变大了，但分子不好讲，VCO的相噪跟频率的关系
各个电路都不一样。而且PLL的带宽变小，VCO的贡献增加，其它模块减小，总体是增
是减不好判断。