求教一个DFT的基础问题

在FPGA设计中，有时为了争取更好的时序，数据通路上的寄存器会不受复位控制
在ASIC中，这种做法非常少见，我以前从没有这个干过，不知道有哪些问题
与做后端的同学交流下，他们说后端这你认为这么做没问题他们也没问题
但是让我请教下是否会影响DFT的工作？

register不受复位控制是指什么意思,是指同步复位吗?
如果是同步复位的话,即不存在asynchronous的set/reset信号,对ASIC flow的DFT也没什么影响啊

就是
always @ (posedge clk )
    if ( a )
       b<=xxxx;
    else
       b<=yyyy;
这种

没问题,synthesis后会变成没有异步set/reset的flipflop,在DFT时,只需要确保clock可控就行了,对DFT没有任何影响
不过,function后仿可能会有点麻烦哦,毕竟,那么多flipflop没办法power-on-reset...
当然,dft后仿没问题

不过,function后仿可能会有点麻烦哦,毕竟,那么多flipflop没办法power-on-reset...
这是什么意思啊？

如果你的状态机,不需要reset,也能跑起来,那就没什么问题了,呵呵

那没事，就是数据通路上，不停的有新的刷掉旧的

哦,那就没问题了.
我原来是遇到过同步复位的控制模块,后仿比较麻烦.