微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 一个奇怪的振荡器停振问题(急!)

一个奇怪的振荡器停振问题(急!)

时间:12-12 整理:3721RD 点击:
问题描述如下:
整体芯片尺寸大概为750um*750um,共三个PAD,一个VDD,一个GND还有一个信号输入PAD_IN, 如下图所示,PAD_IN和GND之间有一个由psub和Nwell组成的PN结,可以等效为一个二极管,再没有其他直流通路。图中只画出了片上振荡器电路,其他电路没有给出,振荡器电路距离IN和GND两个PAD基本等距。由偏置电路给出的200nA电流镜,灌入三个反相器环路,提供了一个内建VDDOSC=700mV,其中三个反相器中的PMOS共用一个独立Nwell,和S端一起接入700mV节点,消除衬偏。正常上电情况,振荡器可以稳定输出输出频率符合预期。
    当在PAD_IN上加入一个负向直流电压时(使用中可能会出现该种情况),比如IN=-0.7V,振荡器输出频率开始降低,随着IN逐渐向负向变化,振荡器输出也会逐渐消失,通过测试内建VDDOSC点,发现,随着二极管的逐渐开启,VDDOSC点电压逐渐降低,当IN=-1.0V时候,甚至会出现VDDOSC=-500mV的情况,也就是Nwell出现了负电位,实在无法理解,而且经过测试IN接入负电位后,抽取电流并不是很大,在几百uA数量级上,VDDOSC的电位就被拉下来了,振荡器自然也就停振。这期间偏置电路则工作正常,基本没有什么影响。其中原因百思不得其解,希望各位给与指点,哪怕说说可以从哪里下手追查原因也好,多谢了!

难道是pad_in 接nwell,psub接gnd,然后vddosc接另外一个nwell.这个会组成一个npn,当你pad_in变负,那么psub和pad_in就会通,npn的ce就会放电,那这个电只能由你200nA的偏置提供。200na当然太小,所以vddosc就会被拉低,要知道npn的放电能力是很强的。另外,几百微安的东西,去做个emmi就知道漏电通路了。
仅供参考

为什么PN结都正向导通了,抽取的电流还不大呢?难道被限流了?
你的PADIN上那个二极管的PSUB和GND之间是Metal Connection还是SoftConnection?

  建模的时候要加入package模型信息(bonding wire之类的),再考虑走线电阻。。。。然后你就会明白了!

re...
谨慎觉得查查layout,再看看emmi比较好....
或者对各个pin做latchup test

但是这两个nwell相距很远,几百um数量级啊,这基区也太大了吧?

是metal的,接触没有什么问题,抽取电流不大是因为没有给太大的电压,刚刚过阈值,osc就over了。我觉得电流不大就出现问题,可以排除导线寄生的因素。


你就200nA供电,算你抽了200uA,npn的beta=1/100,那从collect上也抽2uA,远远大于你的200nA了。

这个时候流过电流偏置管的电流肯定比 200nA 大, 原来的VDS=1.8-0.7
现在的VDS=1.8+0.5,  所以说短沟道效应的原因会使这个电流增加很多

所有psub全部是连在一起的吧
你这个很像是所有电流都从衬底里走了

实际上电流镜是个cascode结构,而且L值较大,沟道调制影响应该不大吧?

感觉这个很有道理,而且和bluesmaster也基本是一个意思。那么如何避免那个独立Nwell的寄生呢?双环隔离会有效果吗?

他采用的是1.8V的器件
2.5V的 VDS 电压已经比较危险了

你如果一定要个二极管
建议你 在NNwell 里面做个P+N的二极管使用, 同时 psub 连接到PAD_IN上
不要让有较大的电流经过 psub

问题是这个二极管回避不了,而且一定会有那么一个PN结,要是能回避这个衬底电流早就回避了,问题也就没有了。负电位也回避不了,而且一定会在osc正常输出的时候出现。

加nwell guard ring,吸收PAD进来的electron.
不过你这个电流太小,不知道效果如何。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top