Re: 问个SRAM存取时间的问题

1M bit的Compiler都算是超大了，一般只有SROM支持超过1M bit的。
一般Compiler 65nm工艺标称的速度是600MHz--800MHz，是指Single Port和1 Port RF在
128K bit左右的速度。2 Port，Doul Port 和SROM更慢.

你说的pipeline是不是只是为了加快出data的频率，而从read command到第一笔数据到达DQ是不是需要一个read latency？这样的话，真正的访问时间其实是这个read latency？
类似于DRAM需要一个CAS latency？
如果单周期存取，65nm工艺下，64k的SRAM，从read command到DQ只要0.5ns，是不是不可能做到？
多谢