assura作lvs时layout上的pin应该怎么弄？

一般来说是不是先用LABEL层作个label然后create pin from label，然后生成shape pin，pin在同层金属的drawing层？
现在虽然layout上的pin没认出来（显示为unbounde pin），不过其他都match上了，原因居然是assura默认是会把串联和并联的mos合并成一个，晕死，它根本不管我的管子其实只是有两个gate连一起，或者s，d连一起，全部一概合并成ser和par的一个管子，那当然match不上，后来自己无意间在doc里面找到formGate的命令，在rsf里面加入formGate(none)，终于好了，晕死阿，它合并管子怎么根本不管实际上是不是能合并的，比如并联的，怎么也得sbdg都连1一起才行吧，我都只有g和s连一起它都硬要给我合并。。。

那那个每个金属都有的lbl purpose的层是干嘛的？我还以为它是打label和pin专用的。。。

pin的类型选sym，auto还是shape？
输入输出类型要跟sch里面选的一致吧？

这样也不行阿，还是认不出来，工艺是chrt0.35

我对这个rule不太熟，不过翻了估计这段是关键的
MET1=layer("MET1" type("drawing"))
    MET1_pin=pinLayer("MET1" type("drawing"))
    MET2=layer("MET2" type("drawing"))
    MET2_pin=pinLayer("MET2" type("drawing"))
    MET3=layer("MET3" type("drawing"))
    MET3_pin=pinLayer("MET3" type("drawing"))
    MET4=layer("MET4" type("drawing"))
    MET4_pin=pinLayer("MET4" type("drawing"))

俄，果然是用label就ok，一直搞不清楚label跟pin有啥区别，他们各自用途是啥。。。

恩，但是lvs要认的明明是pin，为啥打上去的要用label呢?我第一反应就是去加pin，结果他不认，好古怪

ft，原来是extract rule里面里一个低级bug，造成不认m3上的label，查了我一个晚上
m3Int_text=textToPin("MET2" type("drawing"))
晕死了，亏这个deck还是cadence自己写的