什么是"retention register"啊？

power gated的模块里面不会掉电的寄存器，用于在某个power domain断电时保存一些重要的信号，之后复电后可以继续使用这些信号

什么样的register可以断电还保持信息呢？这种register可以理解为flash或eeprom的存储单元吗？
这个术语是在一本在低功耗设计方面的书上看到的，还有always-on buffers，应该跟retention registers类似吧？

以我遇到过的一个ground gating设计为例（其他的设计希望大家也提供信息），有retetion register的电源网络的M1会有两条VSS，一个是真正接地的，但是不会像正常那样与标准单元的VSS重合，而是与之平行；另外一个虚拟地VVSS与标准单元的M1 VSS重合
普通标准单元必须在VVSS导通的时候才能工作，而retention register用于保存数据的部分电路的ground实际上是连到标准VSS上的，不受power gating影响，从而实现断电时保存信息。实际上就是说不是整个模块都断电，必须有部分还有电保持信息
不会用flash或者eeprom来实现，因为在普通数字电路里面这么做，工艺成本太高了
always on buffer就是整个地都接到VSS上了而没有任何电路节点接到VVSS

需要在断电时保存信息的部分实际上是使用不switch的power

嗯，还有不明白的地方：
1.这里的“断电”与板子、芯片“掉电”是一个概念吗？M1是什么？
2.我的理解是，这部分retention register是始终有power supply的，power gating不会关掉这些register的power，对吗？

1.断电是指模块power down。实质上是有一类专门的单元负责把VVSS和VSS连同，一旦它们受到指令把VVSS和VSS断开，那么把自己的GND连在VVSS上的单元就都断路了。和掉电不同
M1是Metal 1的缩写，最底层的金属，数字电路标准单元一般都是公认用这层金属的来连接P/G的
2.这类型的reg一部分地连到VVSS上，一部分连到VSS上，连到VVSS上的部分还是会被关掉的
，连到VSS上的不会。是部分断路，而不像整个单元都连到VVSS上的是全断路