看看breakdwon volatge的问题

某foundry 0.13um工艺，发现PDK 文档上写如下：
nmos_rf   1.2V Nominal VT RF NMOS
是不是说Drain 偏置在1.2 V下才是安全的？但是我做DC仿真发现，击穿电压在5V都没有问题，就是说我觉得偏置在2V都可以的，我对这个问题始终有点而模糊，麻烦大家看看。

直接测breakdown电压的话.18um 3.3V的管子大概可以抗到6~9V都没有什么问题，但是一般很少用到4/4.5V以上。高压设计的时候需要注意很多问题。
例如Vgs和Vds breakdown电压就有所区别，某些时候合理的bulk偏压也可以有效的提高器件的耐压能力。好像03~04的isscc上philip有提到过一个classD的高压电路设计例子。
如果是需要稳定的长期的工作的话的话，1.2Vth感觉Vgs工作到1.3~1.5V左右还是可以忍受的，当然具体情况还需要分别对待，工作时间，电流强度，可靠性要求等等都需要仔细考虑和折中，而且有时候超越规则的设计未必一定会带来好处。

一般的mos模型能仿真出击穿的？击穿时的电场强度差不多2×10^5V/cm，大概可以估算一下。对0.13工艺不熟，假设它的源漏掺杂浓度与P衬底（OR PWELL）的浓度差不多，那么
击穿电压差不多这个值0.13*2*20V，一般来讲，在这种线宽，应该栅击穿电压比源漏击穿电压要高点吧，这个是我推算的，嘿嘿。如果击穿是隧道击穿，那么好像击穿电压应该更低了

不行，不要相信model>supply voltage以后的情况。
从工艺上来说，breakdown电压大致是supply voltage两倍，或者至少要有这样的margin。
不过对于high voltage管子不成立。

请问high voltage管子不成立是什么意思？能讲讲吗？谢谢