hspice 请教
时间:12-11
整理:3721RD
点击:
在ieee上找到一段pin diode的模型,但是所提的问题,与模型没有太大关系,
关于spice有如下疑问:
1、
在这个子电路里,数值都用{ }分隔开了,这在我现在用的hspice里会出编译错误。
改成 '' 以后,就编译通过了。文章大概是1999年的。{ }和' '是可以等效的么?
作者用得是老版本的spice,或者 Pspice? 我用的是hspice。
2、
作者还用到了两个pn junction model,他的参数也跟hspice里的不一样
我把Ikf改成Ik就编译通过了,但是最后整个模型还是不收敛。
.model dj1 d (Is={Is},Ikf={Ikf},n={npi})
.model dj2 d (Is={Is},Ikf={Ikf},n={nin})
这两个model,是spice里的通用的d model么?
3、
作者还用到了许多dependant source如:
Grmod 11 12 value={2*(v(11,12)*v(2,3)/v1)}
Gpin 12 20 value={i(vs2)}
E1 1 0 value={i(vs1)}
Ej 30 0 value={v(12,20)}
在hspice中,G为vccs E为vcvs,可是语法上好像一般不这么写。
不知道这是怎么回事?是因为spice版本的原因么?
.subckt PIN 9 20 params Is=1e-10, n=1, Ikf=3, phi=0.7,
+Rlim=1.8m, Repi=800k, Cj=0.5pf,
+tau=0.116u, w=10u,
+Lbond=0.5nh, Cpack=0.25pf
*b=3 for silicon; b=15 for GaAs
+b=3
.param to ={w*w/0.001935/4}
.param v1 ={w*w/tau/0.1}
.param alf ={to/tau}
.param npi ={2*n/(1+b)}
.param nin ={2*b*n/(1+b)}
cpack 9 20 {Cpack}
Lbond 9 10 {Lbond}
Cjunc 10 20 {Cj}
Repi 10 12 {Repi}
Rlim 10 11 {Rlim}
Grmod 11 12 value={2*(v(11,12)*v(2,3)/v1)}
Gpin 12 20 value={i(vs2)}
Rpin 10 20 1e12
Ej 30 0 value={v(12,20)}
vs1 30 31 0
*two different junction models needed for
dpi 31 32 dj1
din 32 0 dj2
.model dj1 d (Is={Is},Ikf={Ikf},n={npi})
.model dj2 d (Is={Is},Ikf={Ikf},n={nin})
E1 1 0 value={i(vs1)}
vs2 1 2 0
*6th order approximation for base region
rp1 2 3 1
cp1 2 3 {tau}
rs1 3 0 {alf/3}
rp2 3 4 5
cp2 3 4 {tau/5}
rs3 4 0 {alf/7}
rp4 4 5 9
cp4 4 5 {tau/9}
rs5 5 0 {alf/11}
.ends
关于spice有如下疑问:
1、
在这个子电路里,数值都用{ }分隔开了,这在我现在用的hspice里会出编译错误。
改成 '' 以后,就编译通过了。文章大概是1999年的。{ }和' '是可以等效的么?
作者用得是老版本的spice,或者 Pspice? 我用的是hspice。
2、
作者还用到了两个pn junction model,他的参数也跟hspice里的不一样
我把Ikf改成Ik就编译通过了,但是最后整个模型还是不收敛。
.model dj1 d (Is={Is},Ikf={Ikf},n={npi})
.model dj2 d (Is={Is},Ikf={Ikf},n={nin})
这两个model,是spice里的通用的d model么?
3、
作者还用到了许多dependant source如:
Grmod 11 12 value={2*(v(11,12)*v(2,3)/v1)}
Gpin 12 20 value={i(vs2)}
E1 1 0 value={i(vs1)}
Ej 30 0 value={v(12,20)}
在hspice中,G为vccs E为vcvs,可是语法上好像一般不这么写。
不知道这是怎么回事?是因为spice版本的原因么?
.subckt PIN 9 20 params Is=1e-10, n=1, Ikf=3, phi=0.7,
+Rlim=1.8m, Repi=800k, Cj=0.5pf,
+tau=0.116u, w=10u,
+Lbond=0.5nh, Cpack=0.25pf
*b=3 for silicon; b=15 for GaAs
+b=3
.param to ={w*w/0.001935/4}
.param v1 ={w*w/tau/0.1}
.param alf ={to/tau}
.param npi ={2*n/(1+b)}
.param nin ={2*b*n/(1+b)}
cpack 9 20 {Cpack}
Lbond 9 10 {Lbond}
Cjunc 10 20 {Cj}
Repi 10 12 {Repi}
Rlim 10 11 {Rlim}
Grmod 11 12 value={2*(v(11,12)*v(2,3)/v1)}
Gpin 12 20 value={i(vs2)}
Rpin 10 20 1e12
Ej 30 0 value={v(12,20)}
vs1 30 31 0
*two different junction models needed for
dpi 31 32 dj1
din 32 0 dj2
.model dj1 d (Is={Is},Ikf={Ikf},n={npi})
.model dj2 d (Is={Is},Ikf={Ikf},n={nin})
E1 1 0 value={i(vs1)}
vs2 1 2 0
*6th order approximation for base region
rp1 2 3 1
cp1 2 3 {tau}
rs1 3 0 {alf/3}
rp2 3 4 5
cp2 3 4 {tau/5}
rs3 4 0 {alf/7}
rp4 4 5 9
cp4 4 5 {tau/9}
rs5 5 0 {alf/11}
.ends
可能不是hspice吧,我记得好像是CMOS Circuit Design, Layout, and Simulation这里
面的仿真都用的是winspice,语法和hspice不太一样