微波EDA网，见证研发工程师的成长！ 2025濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柟缁㈠枟閸庡顭块懜闈涘缂佺嫏鍥х閻庢稒蓱鐏忣厼霉濠婂懎浜惧ǎ鍥э躬婵″爼宕熼鐐差瀴闂備礁鎲￠悷銉ф崲濮椻偓瀵鏁愭径濠勵吅闂佹寧绻傚Λ顓炍涢崟顓犵＜闁绘劦鍓欓崝銈嗙箾绾绡€鐎殿喖顭烽幃銏ゅ川婵犲嫮肖闂備礁鎲￠幐鍡涘川椤旂瓔鍟呯紓鍌氬€搁崐鐑芥嚄閼搁潧鍨旀い鎾卞灩閸ㄥ倿鏌涢锝嗙闁藉啰鍠栭弻鏇熺箾閻愵剚鐝曢梺绋款儏濡繈寮诲☉姘勃闁告挆鈧Σ鍫濐渻閵堝懘鐛滈柟鍑ゆ嫹03闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝曢梻浣藉Г閿氭い锔诲枤缁辨棃寮撮姀鈾€鎷绘繛杈剧秬濞咃絿鏁☉銏＄厱闁哄啠鍋撴繛鑼枛閻涱噣寮介褎鏅濋梺闈涚墕濞诧絿绮径濠庢富闁靛牆妫涙晶閬嶆煕鐎ｎ剙浠遍柟顕嗙節婵＄兘鍩￠崒婊冨箺闂備礁鎼ú銊╁磻濞戙垹鐒垫い鎺嗗亾婵犫偓闁秴鐒垫い鎺嶈兌閸熸煡鏌熼崙銈嗗18闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閳╁啯鐝栭梻渚€鈧偛鑻晶鎵磼椤曞棛鍒伴摶鏍归敐鍫燁仩妞ゆ梹娲熷娲偡閹殿喗鎲奸梺鑽ゅ枂閸庣敻骞冨鈧崺锟犲礃椤忓棴绱查梻浣虹帛閻熴垽宕戦幘缁樼厱闁靛ǹ鍎抽崺锝団偓娈垮枛椤攱淇婇幖浣哥厸闁稿本鐭花浠嬫⒒娴ｅ懙褰掑嫉椤掑倻鐭欓柟杈惧瘜閺佸倿鏌ㄩ悤鍌涘 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌ｉ鐐搭棞闁靛棙甯掗～婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻閻愮儤鍋嬮柣妯荤湽閳ь兛绶氬鎾閻樻爠鍥ㄧ厱閻忕偛澧介悡顖氼熆鐟欏嫭绀€闁宠鍨块、娆戠磼閹惧墎绐楅梻浣告啞椤棝宕橀敐鍡欌偓娲倵楠炲灝鍔氭繛鑼█瀹曟垿骞橀懜闈涙瀭闂佸憡娲﹂崜娑㈡晬濞戙垺鈷戦柛娑樷看濞堟洖鈹戦悙璇ц含闁诡喕鍗抽、姘跺焵椤掆偓閻ｇ兘宕奸弴銊︽櫌婵犮垼娉涢鍡椻枍鐏炶В鏀介柣妯虹仛閺嗏晛鈹戦鑺ュ唉妤犵偛锕ュ鍕箛椤掑偊绱遍梻浣筋潐瀹曟﹢顢氳閺屻劑濡堕崱鏇犵畾闂侀潧鐗嗙€氼垶宕楀畝鍕厱婵炲棗绻戦ˉ銏℃叏婵犲懏顏犵紒杈ㄥ笒铻ｉ柤濮愬€ゅΣ顒勬⒒娴ｅ懙褰掓晝閵堝拑鑰块梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓婵犵數濮烽弫鍛婃叏閻戣棄鏋侀柛娑橈攻閸欏繘鏌ｉ幋锝嗩棄闁哄绶氶弻鐔兼⒒鐎靛壊妲紒鎯у⒔缁垳鎹㈠☉銏犵婵炲棗绻掓禒楣冩⒑缁嬫鍎嶉柛濠冪箞瀵寮撮悢铏诡啎閻熸粌绉瑰畷顖烆敃閿旇棄鈧泛鈹戦悩鍙夊闁抽攱鍨块弻鐔虹矙閹稿孩宕崇紓浣哄У閹稿濡甸崟顖涙櫆閻犲洩灏欐禒顖滅磽娓氬洤鏋涙い顓犲厴閵嗕礁鈽夐姀鈥斥偓鐑芥倵閻㈢櫥鐟邦嚕閹惰姤鈷掑ù锝堟鐢稒绻涢崣澶屽⒌鐎规洘鍔欏畷鐑筋敇濞戞ü澹曞┑顔结缚閸嬫挾鈧熬鎷�

谁了解RF CMOS power cell的设计问题

时间：12-11 整理：3721RD 点击：

今天老板和我说起power cell的设计的时候要合理的选择gate width的问题，因为晶体管内部的gate line是个损耗的传输线，但是增加gate width又可以提高gain和功率，因此理论上应该存在一个最优的gate width值，还认为一般PDK的文档应该提供一个计算gate line的公式，但是我看了一下，好像没有找到啊？请问大家谁知道一些？或者有谁设计过？

你说的是0.3mA/um的current density吗?先确定电流,然后再确定最优width

不是这个意思，你说的是在设计的的时候传输线的宽度的确定，我的意思是如何选取最优的gate width值。

兄台，今天看了一篇paper，好像也有说的和你相似的地方，可能是我刚才的回帖的意思理解错了，也许你的是对的，能仔细讲讲是怎么回事儿吗？0.3mA/um的current density指的是谁的currnt density？

是晶体管内部组成gate的polysilicion，这是一个非常lossy的传输线。

我说的就是transistor的gate width,你说的损耗和增益的trade off就是指ft,gate width大了Cgs造成损耗,gm大了增加增益,我原来看过一篇paper,说ft在0.3mA/um的时候具有最大值,和工艺关系不大.
The Invariance of Characteristic Current Densities in Nanoscale MOSFETs and Its Impact on Algorithmic Design Methodologies and Design Porting of Si(Ge) (Bi)CMOS High-Speed Building Blocks,jssc0608

简单的看了一下这篇文章，不太清楚，他说的0.3 mA的Ids指的是饱和电流值还是直流工作时的电流值？具体是什么意思？

直流偏置.
对你的PA设计,我记得有的文章推导出来Gp跟fT有关的...虽然Gp往往不是最重要的考量
因素....
文中是没有涉及关于PA的东西,没考虑Loss,所以跟你的想法也不完全相同.

有说pa的paper，Algorithmic Design of CMOS LNAs and PAs for 60-GHz Radio,jssc0705,我觉得current density的考虑和他老板的意思是一样的，paper上有一套寻找最优width的流程，最大fmax的cd为0.2mA/um，但是为了满足linearity的要求需要增加，所以它的两级都是0.2mA/um，最后一级用的0.28mA/um

上一篇：请问下ss corner一般带来哪些影响？
下一篇：Re: 回来了

设计谁了 RF CMOS power 相关文章：

栏目分类

闂傚倸鍊搁崐宄懊归崶顒夋晪鐟滃繘骞戦姀銈呯疀妞ゆ棁妫勬惔濠囨⒑瑜版帒浜伴柛鐘冲浮瀹曟垿骞橀幇浣瑰兊濡炪倖鍔戦崹鍦矈椤曗偓濮婃椽妫冨☉娆樻闂佺ǹ锕ゅḿ锟犵嵁婵犲倵鍫柛顐ゅ枎娴犺櫣绱掗崜褍顣奸拑閬嶆煟韫囨挸鏆ｆ慨濠勭帛閹峰懐绮电€ｎ偆绉烽柣搴ゎ潐濞叉ê鐜婚幐搴ｎ洸缂佸绨遍弸搴ㄦ煙閻愵剚缍戝ù鐙€鍙冮幃宄扳堪閸涱収鏆柣銏╁灡椤ㄥ﹪骞冮敓鐘插嵆闁靛骏绱曢崢鎾绘⒑閸涘﹦绠撻悗姘煎墴瀵悂濡舵径瀣幐闂侀€炲苯澧撮柟顔ㄥ洤閱囨繛鎴烆殘閻╁酣姊绘担鍛婃儓闁稿﹥鎮傞幃妯衡攽鐎ｅ灚鏅滃銈嗘尵婵參宕戦幘鏂ユ灁闁割煈鍠楅悵顕€姊虹粙娆惧剰閻庢矮鍗冲畷娲閳╁啫鍔呴梺闈浨归崕鎶筋敇濞差亝鈷戦柛婵嗗閺嗗﹪鏌涚€ｎ偅宕岄柡宀嬬秮楠炴ḿ鎹勭悰鈩冪€版繝娈垮枛閿曘劌鈻嶉敐澶婄疅闁圭虎鍠栫粈瀣亜韫囨挻鎼愰柣鎺戭煼濮婄粯鎷呴崨濠傛殘闂佸搫琚崝搴ㄥ箲閵忋倕绠涢柣妤€鐗嗘禒濂告⒑缂佹ê鐏卞┑顔哄€濆鏌ュ箹娴ｅ湱鍙嗛梺缁樻礀閸婂湱鈧熬鎷�