微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教cadence中cdl网表导出的问题

请教cadence中cdl网表导出的问题

时间:12-11 整理:3721RD 点击:
导出库里某些器件cdl网表的时候,有些参数导不出来。
但是这些参数在schematic里面是可见的。
用CDF看器件的cdl参数,也是可见的。
这会是哪里出了问题呢?应该修改哪些东西?
谢谢!

找到了这个,,
auCDL simInfo
entertest,
下标是从Cadence文档中找到的如何设置CDL siminfo的有关部分(Virtuoso Analog Design Environment User Guide, Product Version 5.1.41, Appendix    C   auCdl Netlisting).
以==>开头的部分是我的注释.
RES
netlistProcedure         ansCdlCompPrim
                         ==> 不需要改动
instParameters           R SUB W L m
                         ==> 如果你在LVS中比较电阻,则需要R.如果同时
                         ==> 也比较电阻的长/宽,则也需要W/L.如果LVS只
                         ==> 比较电阻值,则不要W和L参数.SUB就是为你的
                         ==> 'c'准备的.它实际上不是一个参数.LVS会对
                         ==> 它特殊处理.m总是需要的.
componentName            npolyres
                         ==> 和ModelName设置成一样的值.见后.
termOrder                P1 P2
                         ==> 就是你的'a'和'b'
propMapping              nil SUB sub R r W w L l
                         ==> 你应该设为:
                         ==> nil SUB c R r W w L l
                         ==> 其中,c就是你的'c'terminal. r,w,l(注意不
                         ==> 是R,W,L)是你的CDF Parameter. 你的CDF
                         ==> Parameter 名字可能是Res,Width,Length,那
                         ==> 就应该:
                         ==> nil SUB c R Res W Width L Length
namePrefix               R
                         ==> 不动
modelName                RP
                         ==> 模型名.不是仿真模型,是LVS模型.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top