微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > cadence应用

cadence应用

时间:10-02 整理:3721RD 点击:
用cadence画原理图进行drc检查的时候出去这个error,Check Bus width mismatch,
我已经检查了总线的宽度,并没有出现提示中的mismatch。求各位大神指引迷经!

删除重新连接

我试过删除之后重新连接,但是结果还是不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top