微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请推荐时钟分配芯片?

请推荐时钟分配芯片?

时间:10-02 整理:3721RD 点击:
不知道该发哪个版,就发这里了。


能将一个时钟复制成多路然后分配给其他需要时钟的芯片。

这里不存在什么“复制”,应该称为“缓冲”,用门电路即可,可以将多个门的输入并联,输出接到你需要的地方。

如果用FPGA或者CPLD搭门电路做buffer,我不知道对相位噪声的恶化会怎样?如果专用的时钟buffer芯片不知道是不是更好。

我需要用输出的时钟给射频芯片,射频芯片里有PLL,我担心射频芯片对相位噪声敏感。

这类专用芯片不少,如
●CDCLVC1111:http://focus.ti.com/lit/ds/symlink/cdclvc1104.pdf

看你需要用在多高的频率上,什么电平,1:几输出,单端还是差分?

多谢楼上。
28M,CMOS,11个输出,单端输出。
●CDCLVC1111可以达到要求,还有哪些常用的呢,市场上比较容易买到的。
再问一下,用Clock Buffer比用FPGA实现相位噪声更小?

1、28MHz不算高,找到的时钟分配芯片几乎都能满足。
2、市场没调查过,Digi-Key里有卖。
3、Cypress也有一些牛片,如CY29942可输出达18位:http://www.cypress.com/?docID=24195

4、没烟酒过做时钟分配FPGA和专用芯片孰好孰差,不过相信专用芯片应该更好,要不人家白“专业”了。可以注意到专用芯片的数据手册一开头就介绍输出间的skew是ps级的,FPGA恐难做到吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top