xilinx的fpga板子上ddr调试

问题：我们综了一版ddr控制器的逻辑，上面挂有cpu，从板子上写数进去，但读出来的数据不对，vivado抓到的读数据不对。然后我们就又综了一版逻辑，但是没有挂cpu，我们自己写了一个电路，类似bfm模拟axi总线写数，然后在板子上调试时发现能vivado能抓到正确的写读数据。
现在的问题就是同样的一版逻辑挂上cpu从ddr控制器读出来数据不对，把cpu换成自己的电路发一个数据给ddr控制器就能读到正确的数据，请问是什么原因，已经困扰很久了?

顶一波~，既然知道是CPU情况下数据不对，那就需要认真检查下你对CPU那部分的处理了

建议检查硬件是否ok(可以用Xilinx的 DDR控制器IP）、仿真检查逻辑设计是否ok、再查看Timing报告是否ok

需要看你的系统架构，用的是zynq7吗?检查连接DDR控制器的总线接口