DDR2布线，最长数据线2800mil，问题严重吗？

记得说是控制在2000mil之内?

有过经验的指导一下，谢谢了

以走线最长的那根信号线为基准，走线公差控制在200mils 以内就可以了，有的IC 要考虑内部是否做长度匹配了。

那走线长度没有限制么?2000mil以上没问题么?

看芯片了
PCB design guideline里面会有长度限制
上次做的arm的sdram所有线小于1500，被我全部1200走了
如果实在要超，跑一下仿真比较保险
哈哈

晕 1200 很难做到吧 我的DDR 2 最长 时钟 2550 地址 2500等长 数据线 最长的1500 还没做等长呢 原厂的参考设计 最长的有3500 ,也没做等长,工作很正常,只是我做了SI ,信号质量差点,我匹配好的,信号好很多,不过还是有过冲 ,串扰,2根地址线有振铃,但很小, 远不至于影响逻辑,空间限制,没办法了,呵呵

保持相对等长即可，绝对长度在2800没有问题

我们的DDR2比2800mil长不少，也没有问题，只要等长，时序对就行吧

不懂，都是高手啊

不同的DDR也是不一样的,好象最长不能超过4000MIL

哎，也不怎么懂。公司发了一个做等长的数据表，数据在规定范围就好了。

主要还是的看看layout guide &design guide的要求

也有的DDRII设计指导上要求,最好不要超过4000MIL.总之应该是能在短的情况下做到等长那最好.不过要注意串扰问题,不能走很近.

看到老外 板上 clk/CLK#  4300mil

2.8inch没问题，最主要做好等长及信号完整性。

2.8inch没问题，最主要做好等长及信号完整性。