微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR 绕线还不如不绕的

DDR 绕线还不如不绕的

时间:10-02 整理:3721RD 点击:

各位老大,反映我遇到的问题:

DDR的走线,速度不高166M ,做了蛇形绕线,长度匹配到100MIL内,速度只跑到133M.

没有绕线,长度差到1000mil以上,速度可以上到166M ,这个是由于绕线导致信号变差么?

蛇形线为什么会使信号延时变小?怎么理解这个“信号时延变小”?

关注ing...

首先你要搞清楚为什么绕线?绕线是达到什么目的?

DDR的绕线是为了匹配长度,使数据地址跟时钟在一个近似等长的范围之内。达到同步的效果。

PCB上绕过的线信号质量必定会差。

没看明白小编究竟要说什么

DDR的线是分组的。每组里面有自己的DQS,看你的线怎么“差”了。 不相关的DQ和DQS之间长度有差距l,当然不影响了。

本人绕线的方法是,首先,一般情况下根据最长的走线确定CLK的最短长度,然后确定DQS的长度,DATA信号根据DQS的长度来绕,就没什么问题了。其次,绕线的时候,最好不要在大范围内蜿蜒走线。最后,注意一下不要有直角走线,及其他的一些细节问题,基本上不会有什么问题。

以上是个人的一些做法,有兴趣的朋友,可以一起交流。QQ:867162047

我是新手,请问“DDR”的速度如何测试?

clk+250< dqs / add / ctl <clk-250

dqs+10< dm/data<dqs-10

不好意思,么看懂,为什么是小于小的大于大的? 误差+_10

时钟、控制的误差为+/-250,以DQS为桥接作用,数据的误差为+/-10,应该是这意思。

看了下了,学些一下!

误导。。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top