微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 12层PCB叠层问题

12层PCB叠层问题

时间:10-02 整理:3721RD 点击:

最近在需要做一个12层的PCB有16片533M的DDR。T GND S GND S PWR GND S PWR S GND S 这样的叠层走线按照3WDDR的DATA基本走不下,现在想增加2个S层,请高手帮忙分析下。

S PWR S S GND S S  GND S  S PWR S 这样DDR的DATA走在4,6   7,9  正好有镜像层 不知道是否可行

学习了,真的是大师!

本来就是要考虑DATA组在一层的 但是不能实现 为了实现3W 的原则 考虑增加了2层signal

我们专业制作电路板,最高可以做到26层  如有需要可以联系北京宋伟13522870297

   按这种吧 :

   叠层:"T GND1 S1 GND2 S2 PWR GND(PWR) S3 GND3 S4 GND4 B "

   DDR LAYER: "DATA: T S1 S4 B ; ADDRESS:S2 S3 "

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top