微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于SDRAM布线问题请教

关于SDRAM布线问题请教

时间:10-02 整理:3721RD 点击:

请问在我的PCB是双面的fr--4.请问在布地址线 A0---A11  CLK-  CLK+     DATA 0-------DATA15    CKE  /CA    BA0   BA1  /RAS  /CAS  /WE  LDM  UDM

UDQS UDQM 需要注意那些,那些线和那些线要求等长 CKE  /CA    BA0   BA1  /RAS  /CAS  /WE  控制线是不是要求不必要等长。请各位高手帮小弟解答一下。不是小第的PCB画不下去了,有这方面的资料可以发到我邮箱515462869@163.com   我到HNNIX的公司网站去找也找不了,麻烦各位

时钟是和地址线等长还是和数据线

一般是数据线与控制数据线的LDM  UDM 一组等长,地址线与控制线CKE  /CA    BA0   BA1  /RAS  /CAS  /WE为一组等长,CLK-  CLK+为差分对,长度与数据和地址线组的长度要接近。另若SDRAM的读写方式是8bit方式的要分得更细点,DATA 0~DATA7与LDM,DATA8~DATA15与 UDM一起分别等长。以上仅个人见解,在实践中我也是这样做的。

你这个是DDR吧 ?   不是SDRAM。 SDRAM的话要求没那么严格

时钟、地址、控制可以控一组等长,也可以分别控等长,数据另外控等长,但是他们都以时钟为基准,只是地址、控制的误差更大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top