微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > DDR2(667)H/W design

DDR2(667)H/W design

时间:10-02 整理:3721RD 点击:

各位大侠,哪位指点一下DDR2 667 的硬件设计要求和布局 布线(产品是数字机顶盒 两篇512M的667芯片和BGA主芯片)

说的太笼统了

其实这用设计芯片的datasheet或者相关的设计指导应该很详细的,严格按照指导去做应该没有多大问题

电源做好,参考平面完整,数据线组内等长,地址线星形等长,上拉用排阻走线尽量短。

基本就OK了。

顶,3楼!

另外还有一个问题,由于有两个颗粒状的DDR2 IC ,那么如地址线有CPU走T型线到DDR2上面,这个走线 T型中间的点到两边的走线长度是否一定要想等

最好是要等长

一般长度不等不超过100mil应该没问题

xue xi xia

非常OK了

找芯片的公板抄抄贝

呵呵

学下3楼说的

学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top