CPU SDRAM FLASH 布线拓扑

SDRAM 的等长线有什么要求?

方向 间距有什么要求呢

建议采用菊花链拓扑，FLASH靠近CPU，SDRAM在远端

根据仿真结果确定是否需要添加匹配

SDRAM信号线与时钟等长，但一般最好控制时钟线比信号线长，具体长多少，参考器件手册的建立、保持时间要求

如果是多拓扑，比如地址、控制线，由于负载效应，一般要求比时钟线短,具体短多少需要通过仿真确定，一般在上千mil

SDRAM时序裕量较大，所以等长的误差可以比较大

间距可以通过串扰仿真确定

不过SDRAM速度不算高，根据经验，5mil的间距也不会有问题

为什么时钟线比信号线长呢?

确保时钟来的时候数据处于稳定，也就是保持状态

这个论坛的金币怎么赚啊?

dingding ！

这个厂商会提供参考数据的啊

flash好像不要求吧，它是异步的，速度应该慢点吧

数据线等长的误可以多大?

我也想知道

有没有见过SDRAM靠近CPU，而把Flash等放到远端的?这样做也有一定道理哦。

把flash放在远端的也见过，不过匹配电阻就不防在处理器附近了，就放在sram到flash之间了，还不是很理解

只要FLASH 和SDRAM比较近，靠近cpu，时钟线等长即可；

问题不大；

ok