微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 问sdram地址和时钟的要求

问sdram地址和时钟的要求

时间:10-02 整理:3721RD 点击:
我现在正在做SDRAM的布线,看到DDR的布线地址线要比时钟线长,可长1000~2500mil,但是绝对不能短.时钟线和数据线要保持在50mil之间,请问在布SDRAM的时候有这个地址线必须比时钟线长的要求吗?谢谢!

谢谢你的回复.还有没有详细一点的介绍啊.?具体要求什么的.

没有,只有要求时钟线比最长的数据线长就可以了

晕.

我也想知道这个问题,有没有高手进来分析下

你用的是内存条还是颗粒.

时钟和地址分别是几驱几呢?

还有你用的是什么时钟方式,共同还是源同步?

看工作方式,然后才能订是不是长,应该长多少,最好自己亲自计算一下。

ok

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top