请教LAYOUT大牛走线阻抗的估算问题

最近在学习高速PCB的走线和阻抗匹配，看了ALTERA的一个文档，有如下几个问题：

1. 传输线阻抗只是和PCB材料电介质常数，走线到参考面距离，线宽，走线铜厚有关。和走线的长度没关吗?和信号频率有关吗?

2. 走线的延时只和PCB材料电介质常数和走线长度有关，还有别的参数影响吗?

3. 如何来判断是否需要加上阻抗匹配部分，信号频率吗?

4. SDRAM的走线中，如果CLK在266M应该如何保证信号质量?我觉得应该是控制线，CLK和地址线等长，数据线等长，是这样吗?

微带线特征阻抗计算：

Z0=[ 87 * ln[(5.98h)/(0.8w+t)] ] / SQRT(Er+1.41);

Z0:表面微带线的特征阻抗。Er:绝缘材料的介电常数。h:印制导线与基准层之间绝缘材料的厚度。

w:印制导线的宽度。t:印制导线的厚度。

导线长了，会延时

对于高频信号或高速信号线要考虑阻抗

走线长度跟你的差分阻抗没有关系

跟信号的频率有关系

比如 USB2.0  是480Mbps 它的差分阻抗要求是 90ohm +/-10%

        SATA/eSATA 2.0 是1500Mbps 它的差分阻抗要求是 110ohm +/-10%

当然了 如果你的走线超过7英寸 而且板厂还能控制好差分阻抗 说明他们的技术还是挺好的

差分阻抗=特征阻抗*2

那就是说即使是在高速的情况下，信号线的阻抗和线的长度也没有关系?是吗?

另外请教DDR SDRAM的布线，哪些线需要等长

走线等长主要是考虑信号相位的一致 从这点考虑

差分阻抗一定是要小于2倍的其单线阻抗的。

“差分阻抗＝特征阻抗X2”说明你的差分线根本不存在耦合。

Zdiff＝2Z0(1-K)    K即耦合系数，这里Z0指的是差分线单线阻抗

特征阻抗是单位长度的阻抗值了，当然和长度没有关系