请高手进来指点一下关于DDR ON BOARD的绕线

大家好！想请教大家一个关于DDR ON BOARD的芯片绕线的问题！先谢啦！

我现在有个板子上内存是DDR ON BOARD的，共有8个芯片，每组DATA接一个芯片，有2组CLK，每个CLK控制4个芯片（2个芯片放TOP层，2个放BOT层），但是地址和CONTROL的信号接了8个芯片，请问一下，这些地址和CONTROL的信号怎么和CLK的长度做匹配呢?

哪位高手比较清楚，请说明一下，着急中！

有哪位知道请告知一下哈，好急啊，在先等

没有人可以给点建议吗?

地址线,控制线和CLK的长度匹配还在其次.你使用8片DDR,它们的拓扑才是关键.建议仿真一下.

应考虑多负载对时序的影响