微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 急问:FPGA(EP2S60F672)管脚该怎么拉出来?

急问:FPGA(EP2S60F672)管脚该怎么拉出来?

时间:10-02 整理:3721RD 点击:

各位大哥大姐,第一次画pcb, 暂时是4层板,导师需要说可以加层,用到了Altera公司的EP2S60F672,672个管脚,密密麻麻,不知该怎么拉出来!

师兄给了我一个pdf文档,上面是xilinx公司FPGA的拉管脚的一个guidelines ,里面给了FG1156,900,676,456的推荐拉法,  那我现在是个Altera的FPGA,是26*26-4=672个管脚,与xilinx的FPGA的电源和地都不一样, 不知道各位大哥大姐有没有Altera公司的这种guidelines?

或者推荐一种拉法也可以,,, 谢谢谢谢了!

我邮箱panyu13856015@163.com      QQ13856015    请大哥大姐们尽快跟我联系啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top