微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 6层板叠层问题

6层板叠层问题

时间:10-02 整理:3721RD 点击:

现有两种方案:

1. top/vcc/s1/s2/gnd/bottom

2.top/s1/gnd/vcc/s2/bottom

如果走的是S3C2440的板子,133MHZ的SDRAM,400MHZ的内核,要求板厚1.2MM,请问哪种叠层方法好些

如果从EMC的角度考虑,选第一种方案比较好,但两个信号层邻近,要避免平行走线.而第二种方案两信号层走线就不用考虑那么多了,只要顾及信号完整性SI.对于六层的笔记本主板,考虑EMC,选第一种.你这边的频率也不是很高,选第二种方案就好.这是我个人的见解,有什么不妥当的,请指出.

谢谢,

但是按你的说法,还得考虑TOP走线与S1走线,BOTTOM走线与S2走线啊,是吗?

S3C2440线很多的,用第一种吧

第二种top与bottom一般是不走线的

如果布线空间不是很紧张同时板面积不大的话推荐使用这种叠层:top/gnd/s1/vcc/gnd/bottom,每个走线层靠近GND层,这样走线层都有一个地平面做参考,同时VCC与GND又能形成一个极佳的平面耦合电容。

;==================================================================================

深圳市拓普雷奥科技有限公司是专业从事PCB设计的EDA服务供应商,在高速PCB设计、EMC/EMI、SI等方面有着多年的设计经验。有专业设计工程师数人,人均本行业从业经验5年,可以为您提供PCB设计、生产、焊接的一整套服务。质优价廉,欢迎您的惠顾。
    
§涉及的产品:
◎通讯产品

◎计算机行业产品

◎家用电子产品

◎消费类产品

◎电子测量仪器产品

◎广播电视行业设备产品


§设计参数:
◎最高设计层数:1~20层
◎最大PIN数目:25697

◎最大Connections:19560
◎最小BGA PIN间距:0.5mm
◎最高速信号:2.5G差分信号

§使用软件:

◎Cadence Allegro

◎Mentor Expedition

◎Protel

◎PowerPCB

联系方式:
高先生
手机:13510752590
E-mail:david@toplayout.com.cn
MSN:toplayout@hotmail.com

QQ:524656318

网址:www.toplayout.com.cn

第一个较好

谢谢你们,综上所述,我选择了第一种方案。

第一种的vcc和gnd还是换一下比较好

学习,学习

新手学习了

 

如果空间足够,比较赞成用此方案。

这个方案vcc与gnd刚好相邻,这样不会由于瞬态电流而带来噪声。

tf_summer  说的有理耶

不知道小编怎么看啊?

我觉得这要看主芯片放哪一面了,比如放在底层,那就选L5做地层好些,如果放在顶层,就选L2做地......

studying!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top