微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 电地隔离问题

电地隔离问题

时间:10-02 整理:3721RD 点击:
表层是1G的时钟分配器,底层是62.5M的时钟分配器,都是3.3V供电,这2个器件的电地要不要隔离开呢?请教各位大侠了,谢谢!

我个人认为很有必要隔离。

要看几层板,时钟布局与分配方式。不一而论!

8~10层板,表层是1G的时钟分配器,底层是62.5M的时钟分配器,空间的位置差不多.都是产生9路lvpecl的信号用以其他芯片时钟驱动,谢谢各位大侠了

强烈建议你把它们的电地分开,如果空间允许的话哈!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top