微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于On board SDRAM 的走线问题和注意事项

关于On board SDRAM 的走线问题和注意事项

时间:10-02 整理:3721RD 点击:
请教各位大侠,最近小弟接到一个案子,在这片主板上直接把SDRAM颗粒(8颗)直接放在了板子上面,要求正面和底面各贴4颗。因为以前都直接走线到DIMM就可以了,所以现在请教各位SDRAM的设计高手关于这些颗粒的走线和划层方法!对了,是四层板!
谢谢啦!

有没有提供主板的布线规范要求?还只是用SDRAM芯片直接取代DIMM?是普通的PC主板还是特殊系统主板?SDRAM的布线主要就是看拓补结构,负载讲究对称设计,以尽可能减少反射。还有一个最重要的东西的就是确定各类信号的线长。这些要看你的整个系统特别是芯片组的时序设计了。
过程中有什么具体的问题可以贴出来大家帮你解决~~

谢谢阿鸣!
我所做的是一块工控板,板材大小是170mmX200mm,CPU使用C3 的EDEN,芯片组用的是VT8601A+VT8231.是用sdram芯片直接取代DIMM。另外,还要求有4USB+2LAN+AC'97+1COM+1LPT+1PCI SLOT+CRT。因此整个板子比较挤。
估计走线的空间不够,我想把走线的基调定在5:5:5,不知道如何?

内存的工作频率是多大?你可以参考一块标准DIMM上的内存布线方式,只是走线长度上可能要变一下.

工作频率是133MHz。但是我就是没有标准DIMM上的内存布线方式呀!
不知道阿鸣小编能不能提供呀!

这是PC100的DIMM和PC133的SO-DIMM的规范,你可以参考,主要是结构和时钟线长,
注意的是,因为DIMM设计规范上不包括主板的走线,而你是集成在一起,所以走线长度上要综合考虑。
http://www.pcbtech.net/acdown/down/spec.rar

谢谢阿鸣!
另外,我好像看到你有以下资料:
EMC&SI的设计技术[英文]
不知你是否可以寄给我。
我的email是longeresxu@viatech.com.cn

你在相应的贴子里面已经贴出链接了
你自己去下载吧
文件比较大,我就懒得再发Email了
:)

longeres老兄, 你是在VIA工作吧,是做硬件还是LAYOT,怎么对自己的东西都不知道呢?我来教你好了.
1)内存线不可以走5:5:5,要走到10:5:10.否则跑133M 有问题.
2)内存线要等长至少不要差太多,最长线与最短线不要超过2000MILS.每8位数据线要差不多长.
3)注意画原理图时考虑LAYOUT,要把线调得比较顺畅.
4)注意拓补结构,采用菊花连接.
5)不要夸岛
6)板材大小是170mmX200mm,四层板布局是没有问题的.
7)看看INTEL 的文档资料或许对你有帮助.

谢谢davidfu_2002 老兄的指点,
请问你怎么知道我在VIA上班?
看来你是VIA的熟人了!不知道你是那一位?
不过我想问一定要走10:5:10吗?因为有看到一块板子走5:5:5也是可以得呀!
至于绕线尽量等长我是知道的,但是那是从NB到DIMM槽的走线方式,我倒是很想知道颗粒之间走线的规则!

如果走5:5,会有稳定性问题的。要将线间距拉开点。
从NB到DIMM与NB到颗粒其实是一样的走线方式。

谢谢davidfu_2002 的提醒,现在dimm的线走得差不多了!
不过CLK线好像会跨层!不知道如何解决!

davidfu_2002 :
请问SDRAM的走线 10:5:10 是什么意思啊?

CLK不可以跨岛。必须调整CLK走线。
最好参考到地。

5是线宽,10是线距

不过好像不太好走,因为一根CLOCK线要同时接到四颗SDRAM颗粒,总共又有两根呀!
我想单独参考到地就不行了!
可惜不能贴图上来呀!

可否考虑用交流耦合电容?

那就尽量只夸一次。很多情况下没那么严格的,只是我们在能做好一些的情况下尽量做得更好。再说,你是将MEMORY 贴在板上,不用考虑兼容性问题。

thanks look look

thanks ,look look

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top