微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > ddr layout

ddr layout

时间:10-02 整理:3721RD 点击:
在线紧急求助,我现在有快DDR166的板子要LAYOUT,以前没做过,请DX在线回答一下有什么要注意的地方,数据,地址,控制,时钟有什么关系?跪求了。

请告之数据/地址/时钟之间的长度关系,谢谢!

数据,地址,时钟分别等长,时钟线不能短于地址线和数据线,地址走对称混合拓扑,用Cadence看波形嘛!

133吧?

注意等长

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top