做过主板的高手看过来
不会吧?是要按差分信号走的，我门做的都是这样啊
是不是啊?Spacing是多少啊?
Impedance:55+-15%
Strobe to strobe:1:3
Strobe to Data:1:1
Max:2.0 inches
这个你可以看LAYOUT GUIDE啊?奇怪，你不有吗?
不对吧！是不是没有理解我的意思呢！
Max:2.0 inches?。对不对啊?
呵呵，你说的是不是说像HDSTBP0#, HDSTBN0#的Spacing比其他的差分信号大很多?不像是差分信号的走法?
如果是这样的话，我原先没有太仔细看，误解了你的意思。
从原理上将，STB信号不是像USB这样的差分信号，它只是Differential Host Data Strobes：
HDSTBP3#, HDSTBN3# 对应 HD[63:48]#HDSTBP2#, HDSTBN2# 对应 HD[47:32]#HDSTBP1#, HDSTBN1# 对应 HD[31:16]#HDSTBP0#, HDSTBN0# 对应 HD[15:0]#
所以STB信号只是一种稍微特殊的锁存信号而已，它本身不是像USB等差分信号P和N差分而的到1或0。
所以它不是像USB等平常信号，只是一个锁存信号，而不是真正意义上的差分信号。
这点也可以侧面从LAYOUT GUIDE中可以看出：
基本上像DMI,PCIE,LVDS等差分信号的特性阻抗是100，USB是90，DDR是85，DDR2是70
而STB信号是55。并且它要求的P和N的WIDTH:SPACING是1：3
以下是引用aonly在2004-5-28 13:04:35的发言：
不对吧！是不是没有理解我的意思呢！
Max:2.0 inches?。对不对啊?
Max:2.0你可能没有理解我的意思，在不同的Width:Spacing的条件下，允许的线长是不一样的。
对应STB，layout至少有三种Withe:Spacing比值，所以对应有3种线长：
5.5"
3"
2"
俺说的是ALVISO chipset的layout ：D呵呵
HDSTB N/P 不是差分对，（但从命名上看很像） 我看过几种板子，有的是分开走的，NP间还特意夹了根数据线,Intel 865 design Guide 也说最好不要相邻。
aonly 我有个问题要请教你，你们布FSB的时候有没有计算芯片内的长度，不同核心的CPU的片内长度是否一致?我有个设计需要验证，但没有片内补偿的数据，想请问你是否能提供865PE的片内补偿的数据，当然，不方便的话，能否只提供一小组，比如 HDSTBP0#, HDSTBN0# 对应 HD[15:0]# ，先谢谢了。
布线时肯定要计算的长度，不同的CPU肯定不一样，但如果你是要在做仿真验证，模型内已包括芯片内的长度的参数，仿真出来的波形在每一个端口上有两条，在名称有i的是指在芯片内的CORE上测量的数据，关于865PE的资料我要找一下才能确定，找到再发给你。
aonly ,不管是否能找到，都非常感谢你，因为这个设计已经打样了，能装系统，但测试的时候发现有项数据结果非常低，怀疑可能FSB布线没有达到要求。
很难说啊，也不一定是线长的原因。你是按DESIGN GUIDE布线的吗。但是我在对以FSB仿真时，这里的信号通常是很好啊
很想找些朋友来交流一下，仿真的心得，和布线的技巧，以及好的解决方案
aonly,我也想仿真，但没有模型，这块是别人布的，design guide 上是要求加片内长度，但我也没有数据，所以我很希望你能提供865pe 和 800FSB p4 cpu的片内长度给我检查，不知道你找到没有?
奇怪，既然是做主板，从INTEL拿不到这些资料吗?
假如你有IBL帐号的话，而且你可以从INTEL的网上下载资料，有些芯片组和CPU的片内长度都做成xls文件了。
我已经找到，EMAIL是多少?
以下是引用tjf43524在2004-6-12 14:08:29的发言：HDSTB N/P 不是差分对，（但从命名上看很像） 我看过几种板子，有的是分开走的，NP间还特意夹了根数据线,Intel 865 design Guide 也说最好不要相邻。
同意，hdstb n/p不是差分对信号，但它有同差分信号相似的原理，它是每组信号线的实际时钟基准。
aonly ,太谢谢了，我的EMAIL 是 tjf43524@yahoo.com.cn
maxiu ，你好， 我们做的东西不在市面上出售的，量也很小，所以很难拿到这些数据，模型就更难了，我听说模型好像是要付钱的，所以没敢和你们要，不过能得到补偿数据我觉得已经是万幸了。有个问题请教各位，FSB有三大组 分别是4X 2X 1X 时钟是200MHZ ，我知道的DDR是上下沿有效是200X2 ＝ 400M 那800M FSB是怎么回事?4X 2X 1X 到底是跑多高频率?
我已发给你。收到了吗
谢谢，我收到了，也回了邮件。但有个问题，从数据看你们layout的时候是不是不考虑过孔的问题，比方说同组的数据线，有个别需要换层才能走通，这个时候按我们的做法是要考虑过孔的附加长度。
对于这个，基本上没有考虑，只保证过孔都为2个就行了，实在没有办法，优先考虑数据线。
aonly，能否给份给我呀！谢谢了！aming05@163.com
别画主板了，没钱途！
哪应该做什么呢?请LIZONGSHAN老兄明示啊
aonly，能否也给份给我呀！先谢谢了！
samch88@126.com
ok
thanks
啊阿萨达撒
请高手恩赐主板高速电路部分的LAYOUT的设计规范。zhaowen579117@163.com