微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 复用时出现 dummy net 问题时的解决方法

复用时出现 dummy net 问题时的解决方法

时间:10-02 整理:3721RD 点击:
在使用allegro model reuse功能的时候   
导入的mdd出现了DRC错误。  
就是明明连在一起的cline和pin,net变不一样了   
检查pin的net变成了dummy net,而cline的net是对的,于是就出现了DRC错误。  
是什么原因呢?怎么解决呢?   
原因:出现这个问题往往是这个模块之前用过,新项目要用这个模块,又要修改部分原理图,如增加一个电阻等修改,生成MDD文件后有改动了原理图,只是原理图里的元件和MDD里的元件reuse ID不同了。   
解决办法:
1:将这个模块的原理图编号reset,生成网表,allegro导入网表后重新生成mdd文件。
2:在使用这个模块时,若主原理图不能重新编号(比如主图只修改了这个模块,重新编号的后果是原来的pcb图不能用了),这时手工将修改的模块的编号的数字部分变为?,在主图中使用increase编号的形式,对这个模块自动编号。
3:后面的步骤是常规的,正常操作就行了。
后记:关于reuse,网上能查到的注意事项都是我放上去,如今大家都没写出处了,不过基于共享的精神,还是将一些用法放上来吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top