微波EDA网,见证研发工程师的成长! 2025婵°倗濮烽崕鎴﹀箯閿燂拷04闂備礁鎼悧鐐哄箯閿燂拷23闂備礁鎼崰娑㈠箯閿燂拷 闂備礁鎼€氼噣宕伴幇顒婅€块柨鐕傛嫹濠电偞鍨堕幖顐﹀箯閿燂拷
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 正片铺铜问题

allegro 正片铺铜问题

时间:10-02 整理:3721RD 点击:
公司很多设计(特别是日本的),要求把sense 走到电源层(而且要包线),所以只能铺正片,结果就是最后分割是很多铜皮都看不到(实际是有,可能是软件问题,看不到),删除一些或改一线线的转角后可能就又看到了,不知道大家有没有遇到过这种问题,有没有好办法处理啊。
闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top