微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
PCB设计问答
>
Cadence Allegro
> allegro 正片铺铜问题
allegro 正片铺铜问题
时间:10-02
整理:3721RD
点击:
公司很多设计(特别是日本的),要求把sense 走到电源层(而且要包线),所以只能铺正片,结果就是最后分割是很多铜皮都看不到(实际是有,可能是软件问题,看不到),删除一些或改一线线的转角后可能就又看到了,不知道大家有没有遇到过这种问题,有没有好办法处理啊。
上一篇:
如何确定板层数,高手指点!
下一篇:
很难解决的问题~!万分感激~~
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
cadence多版本同时安装和切换
高速PCB设计系列基础知识62|
为什么ORCAD的原理图不和alle
OrCAD capture生成netlist
关于SPB163的破解
我绕的一组DDR3数据线等长,请
gloss功能,大家平时都会用到
allegro16.6 user preferen
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top