微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 网表比较问题?

allegro 网表比较问题?

时间:10-02 整理:3721RD 点击:

allegro 网表比较问题?

请问: allegro>tool>design compare 这个功能如何使用?

allegro & orcad, allegro & allegro之间网表比较的相关问题似乎很少关心,

这些保证PCB完整性方面的问题,难到就没人注意吗?Power PCB在这方面可以说非常完美.

请留心此问题的朋友一起来讨论. 

没人回, 自己顶了.

网表方面,听说,都是看报表之类的建议,没看到有从当前PCB生成网络,后与SCH的网表 做比较的地方(也许未找到)

power pcb 可以实现PCB&CB, PCB&SCH的比较, 这对PCB的更新和修改内容查实是非常重要的.

是的呀! 我也在找,怎么没办比较呢,找了半天

在Cadence的自己的原理图和PCB设计工具,有网络比较的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top