微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家帮帮忙,我的capture 无法导出网表

大家帮帮忙,我的capture 无法导出网表

时间:10-02 整理:3721RD 点击:
我用的是ALLEGRO SPB16.2,在capture画好原理图后,等了几个小时都无法输出网表.netlist.log里面什么都没有(因为没有结束)?做DRC检测时有警告,但是没有错误.不明白为什么?

出网表一般不会超过10秒吧。看你设计大小和你出的网表格式了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top