微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导入网表请教

导入网表请教

时间:10-02 整理:3721RD 点击:

ALLEGRO导入Concept.HDL网表出错,帮忙看一下什么原因?
------ Preparing to read pst files ------


#1   ERROR(24) File not found
     Packager files not found

#2   ERROR(102) Run stopped because errors were detected

Concept.HDL的网表怎样正确导出才能使用?

自己搞明白了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top