微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺铜后报错

铺铜后报错

时间:10-02 整理:3721RD 点击:

LISTING: 1 element(s)

           < DRC ERROR >          

  Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (3168.52 1550.00)

  CONSTRAINT:      Line to Shape Spacing
  CONSTRAINT SET:  10MIL
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 20 MIL
    Actual value:     0 MIL

  - - - - - - - - - - - - - - - - - - - -

  Element type:    SHAPE
  Class:           ETCH
  Subclass:        TOP

  Part of Net Name: GND

  - - - - - - - - - - - - - - - - - - - -

  Element type:    HORIZONTAL LINE SEGMENT
  Class:           ETCH
  Subclass:        TOP

  part of a connect line
  Part of Net Name: GND

segment:xy (3126.49 1550.00) xy (3400.00 1550.00) width (20.00)

  - - - - - - - - - - - - - - - - - - - -
问题是这里的line的net就是GND,这里的铺铜就是GND。为什么还报 Line to Shape Spacing的距离间距错误。且我将Constraint value改成0,还会报这个错误

请各位大虾帮帮忙,万分感谢!

<!--Element not supported - Type: 8 Name: #comment--> 
还有这个过孔明明是GND的网络,但就是没有和地铜连上。(设计规则里过孔的连接方式是:8 way connect)。不知到是为什么,求救大虾们!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top