微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro SPB15.5 如何生成netlist

allegro SPB15.5 如何生成netlist

时间:10-02 整理:3721RD 点击:

我用Allegro Design Entry CIS先画好原理图,然后做DRC之后,就直接Tools/Create netlist,在弹出的窗口中直接选Allegro,并在option选项中选择netlist file的路径,点击确定,但软件没有反映,没有生成netlist文件。我刚刚接触这个软件,不知道错在哪里了,请各位大侠帮忙指教一下,感恩!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top