微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何確認Allegor或APD出的gerber不會有錯

如何確認Allegor或APD出的gerber不會有錯

时间:10-02 整理:3721RD 点击:
最近發生APD在tapeout後,出gerber竟然會有某些地方和原圖不一樣的地方。
這些錯誤無法用目視比對GERBER和原圖的差異。
請問有高手知道如何解決?或是有third party可以輔助檢查

用软件进行IPC网表比对

用软件进行IPC网表比对

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top