微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于约束管理设计name中的路径问题

关于约束管理设计name中的路径问题

时间:10-02 整理:3721RD 点击:
在约束管理设置中,name栏中出现了完整了路径(如下图红色标记),请问怎么取消该路径?
file:///C:\\Users\\Administrator\\AppData\\Roaming\\Tencent\\Users\\495793320\\QQ\\WinTemp\\RichOle\\9FZBEW2O58]%%$H3258%VRQ.png

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top