微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:如何设置顶层和底层flash挖空大小?

求助:如何设置顶层和底层flash挖空大小?

时间:10-02 整理:3721RD 点击:
file:///C:\\Users\\wqm\\Documents\\Tencent Files\\23186032\\Image\\Group\\8@W~D1)P5NF%W3Y8%(F%L%L.jpg本人刚刚从AD转入allegro,在顶层铺铜时遇到此问题:见图。这是我的电源插座,为了焊接可靠,我想把GND引脚的flash扣挖部分也设置成20MILL宽,但是不知道在哪里设置啊?默认的只有3mil不到。


顶层铺铜时遇到此问题

在SHAPE裡面設置 Thermal relief connects 在WIDTH的地方可以設置

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top