微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Capture——>Allegro原理图中一个IC分几个部份,网表出现错误,应如何设置才能正

Capture——>Allegro原理图中一个IC分几个部份,网表出现错误,应如何设置才能正

时间:10-02 整理:3721RD 点击:
Capture——>Allegro原理图中一个元件分几个部份,网表传递会出现错误,应如何设置才能正常?

比如说:LM358分成U1A和U1B两个部份,那他的属性应如何设置,我现在按一般设置的会出错。

没有人碰到过吗?

asexdrcftvghbjnkml,.

我也有同样的问题啊,分开几个page,但是网表报错啊,求助~

具体错误是什么,我看能不能解决

每个part的id属性改为一样,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top