微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于单端线内层挖空的问题请教

关于单端线内层挖空的问题请教

时间:10-02 整理:3721RD 点击:
75欧表层走线,周围地铜自动避让元件和线,需要在GND层中,在75欧的路径上也挖同样避让元件和线的铜,以往的做法是自己手动用1的格点挖,后来看到参考设计人家挖的和表层的铜是一样的大小。我试过几种方法:1.假设周围的地铜是用静态,复制表层地铜到板外,用CHANGE更改到GND层中,那样是可以的,但是要是变成动态铜,挖空的地方就没掉了。2.试着把TOP层避让的区域复制出来,看能不能换层到GND中,也实现不了。我想肯定有一个什么命令,想请教大家都是怎么做的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top