capture 导入 allegro 出的问题
------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY '.';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'D:\Cadence\MyAllegro\lib\pci.brd';
NEW_BOARD_NAME 'D:\Cadence\MyAllegro\lib\pci.brd';
UPDATE_DEPTABLE FALSE;
CmdLine: netrev -$ -5 -i . -y 1 D:\Cadence\MyAllegro\lib\#Taaaaaa00884.tmp
------ Preparing to read pst files ------
#1 ERROR(24) File not found
Packager files not found
#2 ERROR(102) Run stopped because errors were detected
netrev run on Sep 11 16:37:38 2003
COMPILE 'logic'
CHECK_PIN_NAMES OFF
CROSS_REFERENCE OFF
FEEDBACK OFF
INCREMENTAL OFF
INTERFACE_TYPE PHYSICAL
MAX_ERRORS 500
MERGE_MINIMUM 5
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
NET_NAME_LENGTH 24
OVERSIGHTS ON
REPLACE_CHECK OFF
SINGLE_NODE_NETS ON
SPLIT_MINIMUM 0
SUPPRESS 20
WARNINGS ON
2 errors detected
No oversight detected
No warning detected
哪位老兄知道出什么问题了么?这个packager file指什么?
PACKAGE需要的文件啊， .dra .psm device .pad
我仔细核对了，应该不缺什么，我觉得如果缺packager file，它至少应该指出到底缺那些files，你们说呢?
你这个错误应该是出现在Allegro Import Logic将Capture导入的时候吧！
如果是的话，你是选定了它的默认路径文件
可能造成你的Packager Files找不到
再把你的Import Directory正确修改倒你到处的Capture Netlist的所在路径
Ok?！
对 是出现在Allegro Import Logic将Capture导入的时候
但是我的Import Directory的设置是正确的
我试着用同一个目录load concept-HDL 就能导入（但是封装的零件有多余的pin）
算是“搞定了” ?！ 俺一个同事告诉俺用HDL-concept导入就没事了，果然...
但是总有点小疙瘩，瞧这事干的。郁闷。
怎么你一个原理图又可以用Concept－HDL打开又可以用Capture打开的吗?！
不然怎么都可以拿来导入Allegro?！
Concept－HDL导入的时候出现什么样的“小疙瘩”?看看我能不能帮上忙?！
To gingerpig: Thanks. 我是用capture画的原理图，然后导出allegro netlist，然后在allegro中import logic，这个时候有三种方式 HDL-concept . capture or netlist. 我用capture导入的情况在楼上。不得已用HDL-concept,成了。 我说的小疙瘩是心里的，我刚刚开始干这行没几个月，正入门呢，组长也忙的很，不管，什么事情都的自己摸索，走了不少冤枉路，so郁闷啊。
Capture我没有用过，不过总是看到有人问netlist的问题
看来不是很好用吧
刚开始工作是这样的，不过自己摸索出来的东西映像比较深刻
也挺好呀。
我也经历过这样的时期。别觉得郁闷，还是要加油哦～～～
论坛里面有这么多热心的朋友，大家都是可以一起进步的：）
楼上的，你心里也有小疙瘩吧，嘿嘿~~~~~~~
俺是研究生在读，我们同学上研的都说，研究生都是大牲口...个个面黄肌瘦的...
capture倒是挺好用的，图形输入，对这屏幕看元件框框和走线，比较有成就感。
HDL-concept也能导入?
我也碰到同样的问题，郁闷中，
#1 Run stopped because errors were detected
netrev run on May 15 17:38:57 2012
DESIGN NAME : 'TDA2030系统板'
PACKAGING ON Sep 28 2008 21:55:15
COMPILE 'logic'
CHECK_PIN_NAMES OFF
CROSS_REFERENCE OFF
FEEDBACK OFF
INCREMENTAL OFF
INTERFACE_TYPE PHYSICAL
MAX_ERRORS 500
MERGE_MINIMUM 5
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
NET_NAME_LENGTH 24
OVERSIGHTS ON
REPLACE_CHECK OFF
SINGLE_NODE_NETS ON
SPLIT_MINIMUM 0
SUPPRESS 20
WARNINGS ON
1 errors detected
No oversight detected
No warning detected
cpu time 0:00:59
elapsed time 0:00:00
我也碰到这样的问题 有高手指点一下 谢谢了