微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 走差分线出现的问题

走差分线出现的问题

时间:10-02 整理:3721RD 点击:
如下图所示
我在走差分线从上面的芯片到下面的芯片(图上没有)
中间要经过的是两个焊盘
出现两个错误
一个是打过孔的时候出现All maximum Via Count
还有一个是All Maxinum Stub length
这些错误好像在约束里没有设置的选项吧
求救~~~


无语了
没人帮忙

有设置的地方,看看下面的截图。


哦明白鸟
多谢高手

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top