net logic 后跟原理图保持一致

比如FPGA的引脚要拉到外面，现在只在PFGA上面标了网络，然后在PCB中用NET LOGIC把FPGA的网络分配到外面，完了以后可以看到它们之间有鼠线相连，但是没有办法跟原理图联系，import logic后又不相连了，有什么办法跟原理图同步吗?把pcb中assign的网络反标到原理图中

有export -> logic 可以反标回原理图。
具体操作查查help文档吧。

你这解答挺有意思
不过还是谢了