微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.2版本,设计盲孔遇到的问题

16.2版本,设计盲孔遇到的问题

时间:10-02 整理:3721RD 点击:


如上图,请教各位大侠,same net spasing已设置为零,这种VG的错怎样才能消除?急啊

www.botengpcb.com

。俺不懂

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top