微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么Allegro 导入网表后看不见元件封装?

为什么Allegro 导入网表后看不见元件封装?

时间:10-02 整理:3721RD 点击:
我已经导入了网表,在allegro里面也看见了东西(C1,C2,C3....)但是在布局时,添加元件时看不见元件封装。元件库的路径我也添加了的。是那里没有设置正确了?
就是在parampath,psmpath里指定PCB库路径就行了



我用的是SPB 16.2版本

还真没遇见过。 帮顶

首先路径先选好,这个问题我有类似的遇见,没封装,放不进去。这样说明封装有问题。1.原理图中封装名字和库里的不对应。2.有可能元件引脚问题。如:原理图上1脚,但同名字封装引脚是A。或者原理图器件引脚和同名字封装引脚数不一样。当你把网表导入时如果有问题会弹出一个.txt 的文件 你可以看看是什么问题

应该是你做的封装跟你的原理图是不一样的,这样再导入网表时也可以导入元件,但是在导网表的时候会报出一个错误的,你看看file-viewlog

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top