微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问Allegro Design Entry HDL XL保存出错,请大家看看我的这问题

请问Allegro Design Entry HDL XL保存出错,请大家看看我的这问题

时间:10-02 整理:3721RD 点击:
我用的是Cadence 16.2版本,原理图画了一半,想保存,结果报了三条错误,其中一条为:Severity : Error (HDL Direct)
Description : ERROR(SPCOHD-152): Port on instance does not exist in entity declaration for instance.
Object dump:
{
    page:  1
    instance:  I19
    cell name: STM32F103CBT6
    pin name:  PC13-TAMPER-RTC(5)
}
{
    page:  1
    instance:  I19
    cell name: STM32F103CBT6
}
请问这样的错误应该怎么改正啊?先谢谢大家了。

自己顶一个,有木有人在啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top