微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于DDR2的问题

关于DDR2的问题

时间:10-02 整理:3721RD 点击:
DDR2的9个数据通道布线时  是要求每个通道的数据线等长or所有的数据线都要等长呢?

噢,你的什么产品呀,有那么多通道吗?表示怀疑!服务器上面的DIMM才3个通道这样,你的居然这么多。

噢,你的什么产品呀,有那么多通道吗?表示怀疑!服务器上面的DIMM才3个通道这样,你的居然这么多。

一般都是组内等长,但是组之间也不要相差太大了。

数据线组内以DQS为基准等长,所有DQS与时钟线有长度关系,间接的所有数据线组之间也存在一定长度约束,可以通过时序计算,或参考主芯片的Layout Guide来做。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top