微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 讨论:outline问题

讨论:outline问题

时间:10-02 整理:3721RD 点击:
请教:
在layout的时候outline里面的routkeepin或packagekeepin,没有做的话,layout的时候将net lay到outline上面的话怎么不会报错。
有没有碰到此类情况的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top