微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么dummy pad也能走线呢?如何限制悬空脚走线

为什么dummy pad也能走线呢?如何限制悬空脚走线

时间:10-02 整理:3721RD 点击:
这点allegro有点自作聪明了,我不需要把悬空脚引出来该如何设置

多半是因为你pin设成了隐藏属性。定义pin时,Orcad会自动将具有供电属性的引脚隐藏,也允许非供电属性的引脚使能隐藏。隐藏后的同名pin会自动连到一起,以便于门电路等可拆分元件的处理。

,針對這個問題,我也發文問了原廠,結果~~原廠的回答是
軟體並未對 Dummy 物件有設計這樣的限制功能

allegro走线不是不以pad为起点和终点吗?在没有pad的地方也可以走线,在有pad的地方可以走线岂不是更正常了?在某些特殊场合也许需要对dummy pad编辑也不一定啊

Allegro的dummy pad是可以走线的。

回复 5# Vinnior

   讨论了半天不是讨论dummy pad能不能出线啊
在不需要dummy pad出线的时候应该怎么设置啊

这个还真没注意

是能走线,但你能走到哪里去呢?跟其它的空PIN和有网络的PIN都连不上

可以打出一个dummy net的 via
这在DFM上是不允许的

高亮DUMMY NET, 以示区别

走完线再说,做一个dangling report,查出不需要的via和cline

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top