微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > design entry hdl 设计原理图中关于位号重排的问题

design entry hdl 设计原理图中关于位号重排的问题

时间:10-02 整理:3721RD 点击:
各位大侠:
           小弟最近在设计一块电路板,用的是design entry hdl  我在原理图中有几个模块是一样的,所以就直接复制了,但位号都重复了,现在就想问一下,可不可以把位号重新排序一下?谢谢!

这个问题有解了吗,朋友?我也遇到一样的问题,希望能得到您的答复,谢谢!

回复 2# yyflxl

   您好! 解决了。就是你打包时,ALLEGRO它自己会给你重新排的,但是排的比较乱,所以你可以不用管。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top